CLIPPEDIMAGE= JP406252176A

PAT-NO: JP406252176A

DOCUMENT-IDENTIFIER: JP 06252176 A

TITLE: TRANSISTOR HAVING HIGH ELECTRON MOBILITY

PUBN-DATE: September 9, 1994

INVENTOR-INFORMATION:

NAME

AGAWA, KEIGO

KOBAYASHI, JUNICHIRO

ASSIGNEE-INFORMATION:

NAME COUNTRY SONY CORP N/A

APPL-NO: JP05036868

APPL-DATE: February 25, 1993

INT-CL (IPC): H01L021/338; H01L029/812

ABSTRACT:

PURPOSE: To improve a gate withstanding voltage of a transistor having a high

electron mobility and reduce its leakage current, by forming a first recessed

part which has a specified depth from the surface of an ohmic contact layer,

and by forming a second recessed part connected with the first recessed part

which is extended to the outside of the first recessed part and has a specified

depth, and further, by the formation of a gate electrode in the first recessed part, etc.

CONSTITUTION: On a semi-insulating substrate 1, at least an undoped channel

layer 3, an electron storage layer 5 and an ohmic contact layer 7 are provided.

In such a transistor having a high electron mobility, a first recessed part 31

is provided whose depth D<SB>1</SB> from the surface of the ohmic contact layer

7 is larger than the depth of the layer 7. Also, in the transistor, a second

recessed part is so provided on the outside of the first recessed part 31 as to

be connected with the part 31, and its depth D<SB>2</SB> is

10/10/2001, EAST Version: 1.02.0008

smaller than D<SB>1</SB> and is such depth that the ohmic contact layer 7 is just removed by it. Further, a gate electrode 8 is formed in the first recessed part 31, and source and drain electrodes 9, 10 are respectively contacted in an ohmic way with the ohmic contact layer 7.

COPYRIGHT: (C) 1994, JPO& Japio

(19)日本国特計庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-252176

(43)公開日 平成6年(1994)9月9日

(51))Int.	Cl.5
------	-------	------

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 1 L 21/338

29/812

7376-4M

H01L 29/80

Н

審査請求 未請求 請求項の数2 OL (全 4 頁)

(21)出願番号

(22)出願日

特願平5-36868

平成5年(1993)2月25日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号 (72)発明者 阿河 圭吾

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(72)発明者 小林 純一郎

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 松隈 秀盛

(54)【発明の名称】 高電子移動度トランジスタ

(57)【要約】

【目的】 ゲート耐圧の向上と、リーク電流の低減化を はかる。

【構成】 半絶縁性基体1上に、少なくともアンドープ のチャネル層3と、電子蓄積層5と、オーミックコンタ クト層7とを有する高電子移動度トランジスタにおい て、そのオーミックコンタクト層7の表面からこのオー ミックコンタクト層7の厚さ以上の深さDi を有する第 1の凹部31と、この第1の凹部31に連なりその外側 にこの第1の凹部31より浅くかつオーミックコンタク ト層7を排除する深さD2 の第2の凹部32とが形成さ れ、第1の凹部31内においてゲート電極8が形成さ れ、オーミックコンタクト層7にソース及びドレイン電 極9及び10がオーミックコンタクトされた構成とす る。



10/10/2001, EAST Version: 1.02.0008

【特許請求の範囲】

° 1 3.

【請求項1】 半絶縁性基体上に、少なくともアンドー プのチャネル層と、電子蓄積層と、オーミックコンタク ト層とを有する高電子移動度トランジスタにおいて、 上記オーミックコンタクト層の表面から該オーミックコ ンタクト層の厚さ以上の深さを有する第1の凹部と、該 第1の凹部に連なりその外側に該第1の凹部より浅くか つ上記オーミックコンタクト層を排除する深さの第2の 凹部とが形成され、

上記第1の凹部内においてゲート電極が形成され、

上記オーミックコンタクト層にソース及びドレイン電極 がオーミックコンタクトされたことを特徴とする高電子 移動度トランジスタ。

【請求項2】 半絶縁性基体上に、少なくともアンドー プのGaInAsチャネル層と、n型不純物がドープさ れたAIInAs電子蓄積層と、n型GaInAsオー ミックコンタクト層とを有する高電子移動度トランジス 夕において、

上記オーミックコンタクト層の表面から該オーミックコ ンタクト層の厚さ以上の深さを有する第1の凹部と、該 20 ことの提案がなされた。 第1の凹部に連なりその外側に該第1の凹部より浅くか つ上記オーミックコンタクト層を排除する深さの第2の 凹部とが形成され、

上記第1の凹部内においてゲート電極が形成され、

上記オーミックコンタクト層にソース及びドレイン電極 がオーミックコンタクトされたことを特徴とする高電子 移動度トランジスタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高電子移動度トランジ 30 きいことに因る。 スタ(以下HEMTという)に係わる。

[0002]

【従来の技術】HEMT、例えばAlInAs/Gal nAs系HEMTにおいては、ソース及びドレイン電極 を良好にオーミックコンタクトするために最上層にGa InAsによるオーミックコンタクト層を設け、これに ソース及びドレイン電極をコンタクトしている。

【0003】図3はこの種従来のHEMTの略線的断面 図を示す。この場合、半絶縁性のInP基体1上に、順 次アンドープのInPあるいはAlInPのバッファ層 40 2、アンドープGaInAsのチャネル層3、アンドー プAlInAsのスペーサ層4、n型AlInAsの電 子蓄積層5、アンドープA1InAsのショットキーエ ンハンスメント層6、n型GaInAsのオーミックコ ンタクト層7が順次エピタキシャル成長されて成る。

【0004】そして、ゲート電極形成部において良好な ショットキー接合を形成しにくいオーミックコンタクト 層7を除去して、良好なショットキー接合を形成し得る ショットキーエンハンスメント層6を外部に露出する第

極8がショットキーエンハンスメント層6に対してショ ットキー接合を形成して被着形成され、これを挟んでそ の両側においてオーミックコンタクト層7上にソース及 びドレイン各電極9及び10が被着され、これがチャネ ル形成層3を横切る深さにアロイされる。

【0005】このようにして、チャネル層3の電子蓄積 層5側の界面、この例ではスペーサ層4との界面に2次 元電子ガス層が形成されるようになされる。

【0006】11は表面パッシベーション用のSiN、 10 SiO2 等より成る絶縁層である。

【0007】上述の構成では、第1の凹部21のみが形 成されてゲート電極8に接近して高濃度すなわち低比抵 抗のオーミックコンタクト層7が存在し、電界が集中す る屈曲部すなわち凹部21の底部屈曲部aがゲート電極 8の近傍に存在していることが相俟ってゲート耐圧が低 くなるという問題がある。

【0008】そこで、図4に示すように、上述の第1の 凹部21の外側に、これより浅い第2の凹部22をオー ミックコンタクト層7の厚さより小なる深さに形成する

【0009】このように、2段の凹部を設けることによ り電界の集中を分散させることができてゲート耐圧の或 る程度の改善はなされたが、この場合ゲート・ドレイン 耐圧が劣化するという問題がある。

【0010】これは、この種のHEMTにおいては、表 面にSiN、SiO2等のパッシベーション用の絶縁層 11が被着形成されていて、このSiN、SiO₂によ る絶縁層11と特にGaInAsよりなるオーミックコ ンタクト層7との界面におけるいわゆる界面リークが大

【0011】因みに、この従来の構造において、第2の 凹部22の形成部においてもオーミックコンタクト層7 を一部の厚さを残すようにしたのは、このオーミックコ ンタクト層フがソース側においてゲート部近傍に延在す ることによって、この延在部において、ショットキーエ ンハンスメント層6、電子蓄積層5等を横切ってチャネ ルに向かうトンネル電流が生じこれによってソース抵抗 の低減化がはかられ、電流駆動能力Gmの向上がはから れると考えられていたことによる。

[0012]

【発明が解決しようとする課題】本発明は、HEMTに おいて、ゲート耐圧の向上と、リーク電流の低減化をは かる。

[0013]

【課題を解決するための手段】第1の本発明は、図1に その一例の略線的断面図を示すように、半絶縁性基体1 上に、少なくともアンドープのチャネル層3と、電子蓄 積層5と、オーミックコンタクト層7とを有する高電子 移動度トランジスタにおいて、そのオーミックコンタク 1の凹部21が形成され、この露出部においてゲート電 50 ト層7の表面からこのオーミックコンタクト層7の厚さ

以上の深さDiを有する第1の凹部31と、この第1の 凹部31に連なりその外側にすなわちソース及びドレイ ンの形成部側に広がってこの第1の凹部31より浅くか つオーミックコンタクト層7を排除する深さD2 の第2 の凹部32とが形成され、第1の凹部31内においてゲ ート電極8が形成され、オーミックコンタクト層7にソ ース及びドレイン電極9及び10がオーミックコンタク トされた構成とする。

【0014】また、第2の本発明は、半絶縁性基体例え ばInP基体1上に、少なくともアンドープの特にGa 10 InAsチャネル層と、n型不純物がドープされたAl InAs電子蓄積層と、n型GaInAsオーミックコ ンタクト層とを有する高電子移動度トランジスタ構成を 採る場合において、オーミックコンタクト層7の表面か らこのオーミックコンタクト層7の厚さ以上の深さD₁ を有する第1の凹部31と、この第1の凹部31に連な りその外側にこの第1の凹部31より浅くかつオーミッ クコンタクト層7を排除する深さD2 の第2の凹部32 とが形成され、第1の凹部31内においてゲート電極8 が形成され、オーミックコンタクト層7にソース及びド 20 レイン電極9及び10がオーミックコンタクトされた構 成とする。

[0015]

. . .

【作用】上述の構成によれば、第1及び第2の2重の凹 部31及び32をゲート電極8とソース及びドレインと の間に形成したことから電界の集中を緩和できてゲート 耐圧の向上をはかることができると共に、第2の凹部3 2によってゲート電極8の近傍のオーミックコンタクト 層6を排除したことによってオーミックコンタクト層6 がゲート電極8に近接しないようにしたことによって、 オーミックコンタクト層6とその表面のパッシベーショ ン絶縁層11との界面に生じるゲート・ドレイン間のリ ーク電流の発生を効果的に改善できた。

【0016】そして、この場合オーミックコンタクト層 6の排除によってソース電極9とチャネル層3に対する 電子蓄積層与を通じてのトンネル電流の発生が阻害され るこによるソース抵抗の増大はさほどみられなかった。 これは、実際には、AlInAs/GaInAsのヘテ 口接合におけるバリアが高く、前述の図4の構成におい てもこのトンネル電流の発生はさほど生じていないもの 40 であり、このためソース抵抗の低減化がさほど生じてい なかったことによるものと思われる。

【実施例】図1を参照して本発明の一実施例を詳細に説 明する。この例では、半絶縁性のInP基体1上に、順 次アンドープのInPあるいはAlInPのバッファ層 2、例えば厚さ500ÅのアンドープGaInAsのチ ャネル層3、厚さ20人のアンドープAIInAsのス ペーサ層4、厚さ100Åで不純物濃度が5×1018at oms/cm³ のn型AlInAsの電子蓄積層5、厚さ15 O ÅのアンドープA I I n A s のショットキーエンハン 50 がはかられるが、同様の問題のある他の化合物半導体材

スメント層6、厚さ100Åの不純物濃度が5×10¹⁸ atoms/cm³ のn型GaInAsのオーミックコンタクト 層7が順次エピタキシャル成長されて成る。

【0017】そして、ゲート電極形成部においてオーミ ックコンタクト層7の表面側よりこのオーミックコンタ クト層7の厚さより深くショットキーエンハンスメント 層6内に入り込む深さを有し、ショットキーエンハンス メント層6の一部を外部に露出する第1の凹部31が形 成される。

- 【0018】また、この第1の凹部31に連なりその外 側にすなわちソース及びドレイン側に広がるように、こ の第1の凹部31より浅くしかもオーミックコンタクト 層7の厚さ以上の深さの第2の凹部32が形成される。 【0019】この第2の凹部32の形成は、実際にはオ ーミックコンタクト層7とこれとは異なる化合物半導体 材料のショットキーエンハンスメント層6とのエッチン グ特性の差を利用して選択的エッチングすることがで き、その深さはオーミックコンタクト層7の厚さに相当 する深さとし得る。
- 【0020】そして、第1の凹部31によって露出した ショットキーエンハンスメント層6に対してショットキ ー接合を形成するようにゲート電極8が被着形成され

【0021】そして、このゲート電極8を挟んでその両 **側においてオーミックコンタクト層7上にソース及びド** レイン各電極9及び10が被着され、これがチャネル形 成層3を横切る深さにアロイされる。

【0022】11は表面パッシベーション用のSiN等 より成る絶縁層である。

- 【0023】この構成によれば、第1及び第2の2重の 凹部31及び32をゲート電極8のソース及びドレイン 間に形成したことから電界の集中を緩和できてゲート耐 圧の向上をはかることができると共に、第2の凹部32 によってゲート電極8の近傍のオーミックコンタクト層 6を排除したことによってオーミックコンタクト層6が ゲート電極8に近接しないようにしたことによって、オ ーミックコンタクト層6とその表面のパッシベーション 絶縁層11との界面に生じるゲート・ドレイン間のリー ク電流の発生を効果的に改善できた。
- 【0024】図2は、ゲート・ドレイン間電圧に対する ゲート・ドレイン間電流の測定結果を示すもので、曲線 41が図1で説明した本発明によるHEMTの場合であ り、曲線42が図4に示した従来構造のHEMTの場合 である。これら曲線を比較して明らかなように、本発明 によればゲート・ドレイン間のリーク電流の発生を効果 的に改善できる。

【0025】なお、上述した例では、AlInAs/G aInAs系HEMT構成とした場合、特にパッシベー ション用の絶縁層11との間の界面リークの問題の改善 5

料を用いる場合、あるいは他のGaAs/AlGaAs 系HEMT構成とすることもできるなど種々の構成を採 り得る。

【0026】また、上述の例では、バッファ層2が設けられた構造とした場合であるが、これを省略してチャネル層3の厚さを大としてこれ自体でバッファ層の効果を得る構造とすることもできるなど種々の変形変更をとることができる。

[0027]

• * •

【発明の効果】上述したように、本発明によれば、HE 10 5 MTにおいてゲート耐圧の向上と例えばAIInAs/ 6 GaInAs系において問題となるリーク電流の低減化 7 をはかることができるという実用上大きな利益をもたら 8 すものである。 ロ

【図面の簡単な説明】

【図1】本発明による高電子移動度トランジスタの一例の略線的断面図である。


【図2】ゲート・ドレイン間電流 - ゲート・ドレイン間電圧の測定曲線図である。

【図3】従来の高電子移動度トランジスタの略線的断面図である。

【図4】従来の高電子移動度トランジスタの略線的断面 図である。

【符号の説明】

- 1 基体
- 3 チャネル層
- 5 電子蓄積層
- 6 ショットキーエンハンスメント層
- 7 オーミックコンタクト層
- 8 ゲート電極
- 9 ソース電極
- 10 ドレイン電極
- 31 第1の凹部
- 32 第2の凹部



【図4】

